>Если не трудно , как работает схема?
Просто и понятно,
схему допилил/уточнил. Соображения такие:
R1 - ограничить вых. ток CPU.
C2,R3 - RC цепь задержки от посл. 0->1. Подбирать R3 с 30% запасом по времени
(с ростом температуры растут утечки -> сокращается задержка).
С1>>C2 (делитель U затвора, там и так делить нечего). Танталы с трупов.
R2 - в разы уменьшает разницу в задержке выкл при зависании "1" относит. "0".
N-ch MOSFET - Logic Level (на затворе ~3V @ вх 4.5V) в TO220 (закр. плавно).
RC некритичны, можно пропорционально увеличить С1/2 и уменьшить R2/3.
Вскрыть плату + детали лаком (защита от влаги).